

2



①9 BUNDESREPUBLIK
DEUTSCHLAND



DEUTSCHES
PATENT- UND
MARKENAMT

⑫ **Offenlegungsschrift**
⑩ **DE 198 35 258 A 1**

⑤1 Int. Cl.⁷:
G 06 F 11/27

⑳ Aktenzeichen: 198 35 258.1
㉔ Anmeldetag: 4. 8. 1998
㉕ Offenlegungstag: 10. 2. 2000

DE 198 35 258 A 1

㉗ Anmelder:
Siemens AG, 80333 München, DE

㉘ Erfinder:
Kaiser, Robert, 86916 Kaufering, DE; Krasser,
Hans-Jürgen, 81737 München, DE; Schamberger,
Florian, 83435 Bad Reichenhall, DE

⑤6 Entgegenhaltungen:


DE 195 54 155 C1
DE 68 923 82 8T2

Die folgenden Angaben sind den vom Anmelder eingereichten Unterlagen entnommen

Prüfungsantrag gem. § 44 PatG ist gestellt

⑤4 Integrierte Schaltung mit einer Selbsttesteinrichtung

⑤7 Die integrierte Schaltung weist einen Programmspeicher (2) mit wenigstens einem externen Anschluß (3) zum Laden externer Testprogramme (T) auf. Außerdem weist sie eine Selbsttesteinrichtung (1) auf, die mit dem Programmspeicher (2) verbunden ist, wobei sie zur Durchführung eines Selbsttests der Schaltung adressenmäßig aufeinanderfolgende Programmbefehle (C) eines in den Programmspeicher geladenen Testprogrammes (T) ausführt. Die Selbsttesteinrichtung (1) weist einen Eingang (4) für ein Interrupt-Signal (I) auf, aufgrund dessen sie die Ausführung eines gerade auszuführenden Testprogrammes (T) unterbricht, indem sie nicht den jeweils adressenmäßig folgenden Programmbefehl (C), sondern einen durch das Interrupt-Signal (I) ausgelösten Programmsprung innerhalb des Testprogrammes ausführt.



DE 198 35 258 A 1

Die Erfindung betrifft eine integrierte Schaltung mit einer Selbsttesteinrichtung.

In der US 5,173,906-A ist eine integrierte Schaltung mit einer Selbsttesteinrichtung (built-in self-test) beschrieben. Die Selbsttesteinrichtung führt in einer Testbetriebsart eine Überprüfung bestimmter Schaltungskomponenten der integrierten Schaltung durch. Gleichzeitig führt sie einen Soll-Ist-Vergleich von der zu überprüfenden Schaltungseinheit erzeugten Signalen durch. Während der Überprüfung werden Fehler von der Selbsttesteinrichtung registriert. Nach Abschluß der Überprüfung werden ein oder mehrere Ergebnissignale von der Selbsttesteinrichtung nach außerhalb der integrierten Schaltung gegeben, die angeben, inwieweit Fehler während der Durchführung der Selbstüberprüfung aufgetreten sind.

Eine Selbsttesteinrichtung kann entweder mittels verdrahteter Logik realisiert sein oder mittels einer programmierbaren Logik beziehungsweise mittels eines Controllers, die beziehungsweise der in einen Programmspeicher der integrierten Schaltung ladbare Testprogramme ausführt. Im letztgenannten Fall arbeitet die Selbsttesteinrichtung ein im Programmspeicher befindliches Testprogramm Befehl für Befehl ab, ohne daß Einfluß auf den Programmablauf genommen werden kann.

Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Schaltung mit einer Selbsttesteinrichtung und einem Programmspeicher zum Speichern eines von extern ladbaren Testprogrammes für die Selbsttesteinrichtung anzugeben, bei dem eine Einflußnahme auf den Ablauf des Testprogrammes möglich ist.

Diese Aufgabe wird mit einer integrierten Schaltung gemäß Patentanspruch 1 gelöst. Vorteilhafte Aus- und Weiterbildungen der Erfindung sind Gegenstand abhängiger Ansprüche.

Die erfindungsgemäße integrierte Schaltung zeichnet sich dadurch aus, daß ihre Selbsttesteinrichtung einen Eingang für ein Interrupt-Signal aufweist, aufgrund dessen sie die Ausführung eines gerade auszuführenden Testprogrammes unterbricht, indem sie nicht den jeweils adressenmäßig folgenden Programmbefehl des Testprogrammes ausführt, sondern einen durch das Interrupt-Signal ausgelösten Programmsprung innerhalb des Testprogrammes ausführt.

Das Vorsehen einer Interrupt-Möglichkeit während der Ausführung eines Testprogrammes durch die Selbsttesteinrichtung ermöglicht vorteilhaft eine Beeinflussung des Testverlaufs. Das Interrupt-Signal kann entweder der integrierten Schaltung extern zugeführt werden, so daß beispielsweise ein Betreiber der integrierten Schaltung oder eine externe Testeinrichtung auf den Programmablauf Einfluß nehmen kann, oder on-chip generiert werden. Im letztgenannten Fall kann der Interrupt in Abhängigkeit bestimmter Betriebszustände bzw. bestimmter auf der integrierten Schaltung generierter Signale ausgelöst werden. Die Erfindung eignet sich zur Anwendung bei beliebigen Arten von integrierten Schaltungen, beispielsweise bei Logikschaltungen oder Speicherschaltungen.

Nach einer Weiterbildung der Erfindung ist die integrierte Schaltung eine dynamische Speicherschaltung mit Speicherzellen, bei der das Interrupt-Signal einen Programmsprung zu Programmbefehlen auslöst, bei deren Ausführung die Selbsttesteinrichtung einen Refresh der Speicherzelleninhalte durchführt. Diese Weiterbildung bietet den Vorteil, daß ein Speicherzellen-Refresh durch die Selbsttesteinrichtung durchgeführt wird und somit hierfür keine zusätzlichen Einrichtungen vorgesehen werden müssen. Speicherzellen von dynamischen Speicherschaltungen (DRAMs) werden

üblicherweise als 1-Transistor-Speicherzellen realisiert. Aufgrund des Leckstromes ihres Speicherkondensators ist es notwendig, die gespeicherte Information regelmäßig wieder aufzufrischen. Dies wird als Refresh bezeichnet. Indem die Selbsttesteinrichtung den Refresh durchführt, erfolgt eine zeitlich optimierte Abstimmung von jeweils auszuführendem Testprogramm und dem Refresh. Dies ist insbesondere günstig, wenn die Speicherzellen im Rahmen des Testprogrammes durch die Selbsttesteinrichtung überprüft werden. Prüfen und Refreshen der Speicherzellen erfolgt dann durch die Selbsttesteinrichtung.

Nach einer Weiterbildung weist die integrierte Schaltung eine Zeitmeßeinrichtung zur Generierung des Interrupt-Signals auf. Diese kann dann vorteilhafterweise so dimensioniert werden, daß das Interrupt-Signal in gewünschten, regelmäßigen zeitlichen Abständen generiert wird. Daher eignet sich diese Weiterbildung insbesondere für die Generierung des Interrupt-Signals zur Auslösung eines durch die Selbsttesteinrichtung durchgeführten Refreshs. Bekanntlich wird ein Refresh zyklisch wiederholt.

Das Interrupt-Signal kann unter anderem auch dazu dienen, daß gerade von der Selbsttesteinrichtung bearbeitete Testprogramm bei Bedarf vorzeitig zu beenden. Außerdem kann es dazu dienen, das gerade ausgeführte Testprogramm zu unterbrechen, die Selbsttesteinrichtung zu initialisieren und anschließend erneut mit der Bearbeitung des Programms am Programmablauf zu beginnen.

Die Erfindung wird im folgenden anhand der Figuren näher erläutert.

Fig. 1 zeigt ein Ausführungsbeispiel der Erfindung,

Fig. 2 zeigt ein Ablaufdiagramm zum Ausführungsbeispiel aus Fig. 1, und

Fig. 3 zeigt einen detaillierteren Ausschnitt aus Fig. 1.

In Fig. 1 ist eine integrierte Schaltung IC mit einer Selbsttesteinrichtung 1 und einem Programmspeicher 2 sowie einer Zeitmeßeinrichtung 5 und einer durch die Selbsttesteinrichtung 1 zu testenden Schaltungseinheit 6 dargestellt. Der Programmspeicher 2 dient zum Speichern von Testprogrammen T, die über Anschlüsse 3 der integrierten Schaltung IC von außerhalb dieser zuführbar sind. Die Selbsttesteinrichtung 1 ist mit dem Programmspeicher 2 in der Weise verbunden, daß über die Selbsttesteinrichtung mittels Adressen ADR angesprochene Programmbefehle C des jeweils im Programmspeicher 2 gespeicherten Testprogrammes T von diesem an die Selbsttesteinrichtung 1 übermittelt werden, die diese dann ausführt. Entsprechend dem jeweils zu bearbeitenden Programmbefehl C führt die Selbsttesteinrichtung 1 der zu testenden Schaltungseinheit 6 Testsignale S1 zu und empfängt als Reaktion darauf von dieser Ausgangssignale S2. Weiterhin führt die Selbsttesteinrichtung 1 einen Soll-/Ist-Vergleich der von der zu testenden Schaltungseinheit 6 übermittelten Ausgangssignale S2 mit erwarteten Werten durch und übermittelt entsprechende Ergebnissignale R nach außerhalb der integrierten Schaltung IC. Bei diesem Ausführungsbeispiel übermittelt die Selbsttesteinrichtung 1 erst nach Abschluß eines jeweils zu bearbeitenden Testprogrammes T ein Ergebnissignal R nach außerhalb der integrierten Schaltung, welches angibt, ob während der Ausführung des Tests ein Fehler aufgetreten ist oder nicht (Fail/No Fail-Signal). Bei anderen Ausführungsbeispielen ist es auch möglich, daß auch während der Ausführung des Testprogrammes ständig Ergebnissignale von der Selbsttesteinrichtung 1 ausgegeben werden. Außerdem ist es möglich, daß die Ergebnissignale detailliertere Informationen beinhalten als lediglich diejenige, ob ein Test bestanden wurde oder nicht. Diese zusätzliche Informationen betreffen z. B. Anzahl, Art und/oder Ort der aufgetretenen Fehler.

Die Selbsttesteinrichtung 1 in Fig. 1 weist weiterhin einen

Eingang 4 für ein Interrupt-Signal I auf. Wird das Interrupt-Signal I aktiviert, führt dies dazu, daß die Selbsttesteinrichtung 1 die Abarbeitung des im Programmspeicher 2 gespeicherten Testprogrammes T unterbricht und einen Programmsprung durchführt.

Fig. 2 ist zu entnehmen, daß die Selbsttesteinrichtung 1 nach dem Programmstart die Programmbefehle (Command) C nacheinander abarbeitet, sofern kein Interrupt durch das Interrupt-Signal I eingeleitet wird. Wird ein Interrupt eingeleitet, wird statt des nächstfolgenden Programmbefehles ein Interrupt-Programmbefehl ausgeführt, der durch einen Programmsprung innerhalb des abzuarbeitenden Testprogrammes T erreicht wird. Anschließend werden nachfolgende Interrupt-Programmbefehle ausgeführt, bis das Unterprogramm beendet wurde. Anschließend erfolgt ein Rücksprung zum jeweils nächstfolgenden regulären Programmbefehl.

Fig. 3 sind noch einmal die Selbsttesteinrichtung 1 und der Programmspeicher 2 aus Fig. 1 zu entnehmen. Die Selbsttesteinrichtung 1 weist einen Befehlszähler 8 auf, der die Adressen ADR zur Adressierung der einzelnen Programmbefehle C generiert. Die Abarbeitung des im Programmspeicher 2 gespeicherten Testprogramms beginnt mit dem an der niedrigsten Adresse befindlichen Programmbefehl, das heißt am Beginn des Testprogramms. Daraufhin werden die einzelnen Programmbefehle, die über den Befehlszähler 8 adressiert werden, in die Selbsttesteinrichtung 1 geladen und von dieser ausgeführt. Sofern das Interrupt-Signal I nicht aktiviert wird, wird das Testprogramm ohne Unterbrechung bis zum Ende durchlaufen. Tritt dagegen ein Interrupt auf, erfolgt durch den Befehlszähler 8 eine Umadressierung, so daß der Programmsprung zu den Interrupt-Programmbefehlen erfolgt. Nach deren Abarbeitung erfolgt durch einen Return-Befehl der Rücksprung in das Hauptprogramm.

Während bei anderen Ausführungsbeispielen der Erfindung das Interrupt-Signal I über einen externen Anschluß 7 der integrierten Schaltung IC zugeführt wird, so daß von extern auf die Ausführung des Testprogramms durch die Selbsttesteinrichtung 1 Einfluß genommen werden kann, weist im vorliegenden Fall die integrierte Schaltung IC die Zeitmeßeinrichtung 5 auf, die in regelmäßigen zeitlichen Abständen das Interrupt-Signal I liefert beziehungsweise aktiviert. Bei diesem Ausführungsbeispiel wird jedesmal bei Auftreten des Interrupt-Signales ein Refresh von dynamischen Speicherzellen der integrierten Schaltung IC durchgeführt. Das bedeutet, daß die Interrupt-Programmbefehle einen durch die Selbsttesteinrichtung 1 ausgelösten Refresh der Speicherzellen ermöglichen. Die Selbsttesteinrichtung 1 liefert entsprechende Steuersignale 10, die für einen derartigen Refresh benötigt werden, an ein Speicherzellenfeld 9 der integrierten Schaltung IC. Bei anderen Ausführungsbeispielen der Erfindung kann das Speicherzellenfeld 9 auch Teil der zu testenden Schaltungseinheit 6 sein oder mit dieser übereinstimmen. Die Selbsttesteinrichtung 1 dient in solchen Fällen sowohl zum Testen der Speicherzellen als auch zur Durchführung des Speicherzellen-Refreshs.

Der Interrupt des Testprogrammes ermöglicht beliebige reguläre Programmbefehle innerhalb des Testprogrammes in beliebiger Reihenfolge vorzusehen, wobei der Refresh der Speicherzellen immer sichergestellt ist, sofern das entsprechende Interrupt-Unterprogramm Bestandteil desselben ist. Hierdurch wird eine große Flexibilität der Gestaltung des Testprogrammes erreicht.

tung (1) und einem Programmspeicher (2),

– deren Programmspeicher (2) mit wenigstens einem externen Anschluß (3) der Schaltung verbunden ist zum Laden externer Testprogramme (T) in den Programmspeicher,

– und deren Selbsttesteinrichtung (1) mit dem Programmspeicher (2) verbunden ist, wobei sie zur Durchführung eines Selbsttests der Schaltung adressenmäßig aufeinanderfolgende Programmbefehle (C) eines in den Programmspeicher geladenen Testprogrammes (T) ausführt,

– wobei die Selbsttesteinrichtung (1) einen Eingang (4) für ein Interrupt-Signal (I) aufweist, aufgrund dessen sie die Ausführung eines gerade auszuführenden Testprogrammes (T) unterbricht, indem sie nicht den jeweils adressenmäßig folgenden Programmbefehl (C) des Testprogrammes ausführt, sondern einen durch das Interrupt-Signal (I) ausgelösten Programmsprung innerhalb des Testprogrammes ausführt.


2. Integrierte Schaltung nach Anspruch 1, die eine dynamische Speicherschaltung mit Speicherzellen ist, bei der das Interrupt-Signal (I) einen Programmsprung zu Programmbefehlen auslöst, bei deren Ausführung die Selbsttesteinrichtung einen Refresh der Speicherzelleninhalte durchführt.



3. Integrierte Schaltung nach Anspruch 1 oder 2, mit einer Zeitmeßeinrichtung (5) zur Generierung des Interrupt-Signals (I).

4. Integrierte Schaltung nach Anspruch 1 oder 2, mit einem weiteren externen Anschluß (7) zur Zuführung des Interrupt-Signales (I) von außerhalb der integrierten Schaltung.

Hierzu 2 Seite(n) Zeichnungen

FIG 3





Docket # J8 R-0714
 Applic. # _____
 Applicant: Ralf Arnold et al.

Lerner and Greenberg, P.A.
 Post Office Box 2480
 Hollywood, FL 33022-2480
 Tel: (954) 925-1100 Fax: (954) 925-1101